

# PATENT APPLICATION

# IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Ryuichi IKEMATSU

Appln. No.: 09/779,744

Confirmation No.: 5871

Filed: February 9, 2001

Commissioner for Patents

Washington, D.C. 20231

For: MULTI-MODE SCHEDULER, APPARATUS INCLUDING MULTI-MODE

SCHEDULER AND MULTI-MODE SCHEDULING METHOD

SUBMISSION OF PRIORITY DOCUMENT

RECEIVED

MAY 3 1 2001

**Technology Center 2600** 

Sir:

Submitted herewith is a certified copy of the priority document on which a claim to priority was made under 35 U.S.C. § 119. The Examiner is respectfully requested to acknowledge receipt of said priority document.

Respectfully submitted,

Group Art Unit: 2816

Examiner: Unknown

J. Frank Osha

Registration No. 24,625

SUGHRUE, MION, ZINN, MACPEAK & SEAS, PLLC 2100 Pennsylvania Avenue, N.W. Washington, D.C. 20037-3213 Telephone: (202) 293-7060 Facsimile: (202) 293-7860

Enclosures:

Japanese 2000-031347

Date: April 10, 2001

OTPE CATA

日本国特許 PATENT OFFICE

PATENT OFFICE JAPANESE GOVERNMENT R. IKematsu 方 file 1 2/9/01 063112

10f1

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 顊 年 月 日 Date of Application:

2000年 2月 9日

出 願 番 号 Application Number:

特願2000-031347

出 頭 人 Applicant (s):

日本電気株式会社

RECEIVED
NPR 12 2001
TE 2800 MAIL ROOK

# CERTIFIED COPY OF PRIORITY DOCUMENT

2001年 1月 5日

特許庁長官 Commissioner, Patent Office 及川耕



#### 特2000-031347

【書類名】 特許願

【整理番号】 49210413

【提出日】 平成12年 2月 9日

【あて先】 特許庁長官殿

【国際特許分類】 H04L 12/00

【発明者】

【住所又は居所】 東京都港区芝五丁目7番1号 日本電気株式会社内

【氏名】 池松 龍一

【特許出願人】

【識別番号】 000004237

【氏名又は名称】 日本電気株式会社

【代理人】

【識別番号】 100088812

【弁理士】

【氏名又は名称】 ▲柳▼川 信

【手数料の表示】

【予納台帳番号】 030982

【納付金額】 21,000円

【提出物件の目録】

【物件名】 . 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

#### 【書類名】 明細書

【発明の名称】 マルチモードスケジューラ

#### 【特許請求の範囲】

【請求項1】 N個(Nは正の整数)の入力インタフェース部とkM(Mは正の整数、kは2以上の整数)個の出力インタフェース部間のデータ転送を調停するN×kMスケジューラからなるマルチモードスケジューラであって、前記N×kMスケジューラを構成するk個のN×Mスケジューラと、前記N×kMスケジューラの外部から入力される割当済み出力ポート情報と前段のN×Mスケジューラからの情報とを切替えて前記N×Mスケジューラに割当済み出力ポート情報として入力するk-1個の選択手段とを有し、前記k-1個の選択手段の切替動作によってkN×kMまでのスケジューラと優先クラスk個のN×Mスケジューラとの2種類の動作を設定自在に構成したことを特徴とするマルチモードスケジューラ。

【請求項2】 外部から入力される割当済み出力ポート情報を使用する場合に前記N×kMスケジューラをk個接続してkN×kMのスケジューラを構成するようにしたことを特徴とする請求項1記載のマルチモードスケジューラ。

【請求項3】 前記 k - 1 個の選択手段各々は、前記外部から入力される割当済み出力ポート情報を使用する際に前記外部から入力される割当済み出力ポート情報を選択するよう構成したことを特徴とする請求項2記載のマルチモードスケジューラ。

【請求項4】 前記N×kMスケジューラをk個パイプライン接続してkN×kMのスケジューラを構成するようにしたことを特徴とする請求項2または請求項3記載のマルチモードスケジューラ。

【請求項5】 前記前段のN×Mスケジューラからの情報を使用する場合に前記N×kMスケジューラを単独で使用してk個の優先クラスを持つN×Mスケジューラとして構成するようにしたことを特徴とする請求項1記載のマルチモードスケジューラ。

【請求項6】 前記k-1個の選択手段各々は、前記N×kMスケジューラ

を単独で使用する際に前記前段のN×Mスケジューラからの情報を選択するよう 構成したことを特徴とする請求項5記載のマルチモードスケジューラ。

【請求項7】 前記N個の入力インタフェース部各々は、受信データを宛先の出力インタフェース部毎に蓄積するVOQ(Virtual Output Queue)バッファを含むことを特徴とする請求項1から請求項6のいずれか記載のマルチモードスケジューラ。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明はマルチモードスケジューラに関し、特に通信インフラストラクチャに 用いられ、入力バッファ型スイッチを制御するスケジューラに関する。

[0002]

#### 【従来の技術】

インタネットの急激な普及は公衆インフラストラクチャの急激な変革を求めており、インタネットの枠組み自体を通信インフラストラクチャとして活用するという機運が高まっている。

[0003]

インタネットがそのような役割を果たすためには、トラヒックの増加に対する サービスノード(ルータ)の拡張性及び複数サービス品質の提供が必要であり、 スケジューラもこの二つの課題に対応することが要求されている。

[0004]

通信インフラストラクチャとしてのルータのスイッチ実現方式としては、Virtual Output Queuing (VOQ)を用いた入力バッファ型スイッチが有力視されている。

[0005]

尚、拡張性を実現する方法としては、電子情報通信学会技術研究報告(SSE 99-121:1999.12.16)に記載された方法があり、複数サービス 品質を提供する方法としては、電子情報通信学会技術研究報告(SSE 99-1 20:1999.12.16)に記載された方法があるが、それぞれ一方の課題

のみに対応した構成となっている。

[0006]

# 【発明が解決しようとする課題】

上述した従来のスケジューラでは、インタネットの枠組み自体を通信インフラストラクチャとして活用する際に、トラヒックの増加に対するサービスノード(ルータ)の拡張性及び複数サービス品質の提供に対応することが要求されている。一般に、基幹系のルータには拡張性が求められ、加入者系のルータには複数サービスの提供が求められている。

[0007]

そこで、本発明の目的は上記の問題点を解消し、ポート数の拡張性が要求されるルータと複数のクラス間での優先制御が要求されるルータとの双方に対応することができ、汎用的なスケジューラを実現することができるマルチモードスケジューラを提供することにある。

[0008]

# 【課題を解決するための手段】

本発明によるマルチモードスケジューラは、N個(Nは正の整数)の入力インタフェース部と kM(Mは正の整数、kは2以上の整数)個の出力インタフェース部間のデータ転送を調停するN×kMスケジューラからなるマルチモードスケジューラであって、前記N×kMスケジューラを構成するk個のN×Mスケジューラと、前記N×kMスケジューラの外部から入力される割当済み出力ポート情報と前段のN×Mスケジューラからの情報とを切替えて前記N×Mスケジューラに割当済み出力ポート情報として入力するk-1個の選択手段とを備え、前記k-1個の選択手段の切替動作によってkN×kMまでのスケジューラと優先クラスk個のN×Mスケジューラとの2種類の動作を設定自在に構成している。

[0009]

すなわち、本発明のマルチモードスケジューラは、複数の入力インタフェース部と複数の出力インタフェース部とを有し、各入力インタフェース部にはVOQ (Virtual Output Queue)と呼ばれるバッファを持ち、受信データを宛先(出力インタフェース部)毎にVOQのバッファに蓄積し、デー

タが蓄積されている宛先に対するデータ転送要求(スイッチの接続割当要求)を スケジューラに出力し、スケジューラでは各入力インタフェース部から受信した 接続割当要求を調停してクロスポイントスイッチの接続を決定し、その割当結果 を各入力インタフェース部に通知し、割当結果を受取った入力インタフェース部 が転送を許可された宛先のデータをクロスポイントスイッチに送出することでス イッチングを行うスイッチシステムで用いられるスイッチスケジューラである。

#### [0010]

本発明のマルチモードスケジューラはこのスイッチスケジューラにおいて、N個(Nは正の整数)の入力インタフェース部とkM(Mは正の整数、kは2以上の整数)個の出力インタフェース部間のデータ転送を調停するN×kMスケジューラをk個の機能ブロック(N×Mスケジューラ)から構成し、それぞれのN×Mスケジューラに入力される割当済み出力ポート情報を、外部から入力される割当済み出力ポート情報とk個に分割したN×kMスケジューラ内の前段のN×Mスケジューラが出力する割当済み出力ポート情報とを設定によって切替えられるようにしている。

#### [0011]

これによって、外部から入力される割当済み出力ポート情報を使用する場合には、N×kMスケジューラをk個接続してkN×kMのスケジューラを構成することが可能となる。また、N×kMスケジューラ内の前段のN×Mスケジューラからの割当済み出力ポート情報を使用する場合には、N×kMスケジューラを単独で使用してk個の優先クラスを持つN×Mスケジューラとして使用することが可能となる。

# [0012]

よって、ポート数の拡張性が要求されるルータと複数のクラス間での優先制御が要求されるルータとの双方に対応可能となり、汎用的なスケジューラが実現可能となる。

#### [0013]

### 【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して説明する。図1は本発明の

実施の形態によるマルチモードスケジューラの構成を示すブロック図である。図 1において、本発明は割当済み出力ポート情報の接続に関する発明であるため、 スケジューラに入力される入力インタフェース部からの接続割当要求と接続割当 結果との図示を省略している。

# [0014]

図1において、N×kMスケジューラ100はN×Mスケジューラ110, 120, ……, 1k0と、選択回路121~12M, ……, 1k1~1kMとから構成されている。

#### [0015]

選択回路121~12M, ……, 1k1~1kMは割当済み出力ポート情報S121~S12M, ……, S1k1~S1kMと前段のN×Mスケジューラ110, ……, 1 (k-1)0 [N×Mスケジューラ1 (k-1)0は図示せず]が出力する割当済み出力ポート情報S221~S22M, ……, S2(k-1)1~S2(k-1)Mとを切替えて割当済み出力ポート情報S421~S42M, ……, S4k1~S4kMをN×Mスケジューラ120, ……, 1k0に出力する。

#### [0016]

 $N \times M$ スケジューラ 1 1 0 , 1 2 0 , … … , 1 (k-1) 0 が出力する割当済み入力ポート情報 S 3 1 1  $\sim$  S 3 1 N , S 3 2 1  $\sim$  S 3 2 N , … … , S 3 (k-1) 1  $\sim$  S 3 (k-1) Nは後段の  $N \times M$ スケジューラ 1 2 0 , … … , 1 k 0 の割当済み入力ポート情報 S 3 1 1  $\sim$  S 3 1 N , S 3 2 1  $\sim$  S 3 2 N , … … , S 3 (k-1) 1  $\sim$  S 3 (k-1) Nとして入力される。

# [0017]

全ての選択回路 1 2 1~1 2 M, ……, 1 k 1~1 k M は図示せぬ外部から設定された 1 つの選択制御信号によって、外部からの割当済み出力ポート情報と前段のN×Mスケジューラ 1 1 0, ……, 1 (k-1) 0 が出力する割当済み出力ポート情報とのどちらか一方を選択する。外部からの割当済み出力ポート情報を選択する場合には、全ての選択回路 1 2 1~1 2 M, ……, 1 k 1~1 k M が外部からの割当済み出力ポート情報を選択する。

[0018]

次に、本発明の一実施例について図面を参照して説明する。図2は本発明の一実施例によるマルチモードスケジューラの構成を示すブロック図である。図2において、本発明の一実施例によるマルチモードスケジューラはN=4、M=4、k=4の場合の構成を示している。また、本発明は割当済み出力ポート情報の接続に関する発明であるため、スケジューラに入力される入力インタフェース部からの接続割当要求と接続割当結果との図示を省略している。

[0019]

 $4 \times 16$ スケジューラ500は第1の $4 \times 4$ スケジューラ510と、第2の $4 \times 4$ スケジューラ520と、第3の $4 \times 4$ スケジューラ530と、第4の $4 \times 4$ スケジューラ540と、選択回路521~524,531~534,541~544とから構成されている。

[0020]

選択回路521~524は外部から入力される割当済み出力ポート情報S505~S508と第1の4×4スケジューラ510が出力する割当済み出力ポート情報S517~S520とのいずれか一方を選択して第2の4×4スケジューラ520の割当済み出力ポート情報S545~S548として出力する。

[0021]

選択回路531~534は外部から入力される割当済み出力ポート情報S509~S512と第2の4×4スケジューラ520が出力する割当済み出力ポート情報S521~S524とのいずれか一方を選択して第3の4×4スケジューラ530の割当済み出力ポート情報S549~S552として出力する。

[0022]

選択回路541~544は外部から入力される割当済み出力ポート情報S513~S516と第3の4×4スケジューラ530が出力する割当済み出力ポート情報S525~S528のいずれか一方を選択して第4の4×4スケジューラ540の割当済み出力ポート情報S553~S556として出力する。

[0023]

また、第1の4×4スケジューラ510が出力する割当済み入力ポート情報 S

533~S536は第2の4×4スケジューラ520の割当済み入力ポート情報 S533~S536として入力され、第2の4×4スケジューラ520が出力する割当済み入力ポート情報 S537~S540は第3の4×4スケジューラ530の割当済み入力ポート情報 S537~S540として入力され、第3の4×4スケジューラ530が出力する割当済み入力ポート情報 S541~S544は第4の4×4スケジューラ540の割当済み入力ポート情報 S541~S544として入力される。

#### [0024]

全ての選択回路521~524,531~534,541~544は外部から 設定される1つの選択制御信号によって、外部からの割当済み出力ポート情報と 前段の4×4スケジューラからの割当済み出力ポート情報のどちらか一方を選択 する。外部からの割当済み出力ポート情報を選択する場合には、全ての選択回路 521~524,531~534,541~544が外部からの割当済み出力ポート情報を選択する。

# [0025]

図3は本発明の一実施例における第一の動作モードの論理的構成を示すブロック図である。図3においては本発明の一実施例での第一の動作モードとして、選択回路521~524,531~534,541~544が外部からの割当済み出力ポート情報を選択した場合の論理的構成を示している。

#### [0026]

この第一の動作モードの場合、第1の4×4スケジューラ510は出力ポート#1~#4宛の接続割当要求に対する接続割当を行い、第2の4×4スケジューラ520は出力ポート#5~#8宛の接続割当要求に対する接続割当を行い、第3の4×4スケジューラ530は出力ポート#9~#12宛の接続割当要求に対する接続割当を行い、第4の4×4スケジューラ540は出力ポート#13~#16宛の接続割当要求に対する接続割当を行う。

#### [0027]

第1の4×4スケジューラ510は外部から入力される割当済み出力ポート情報S501~S504を参照し、未割当の出力ポートに対する接続割当を行う。

第1の4×4スケジューラ510は接続割当結果を、入力された割当済み出力ポート情報S501~S504に反映させ、新たな割当済み出力ポート情報S517~S520を生成して外部に出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S533~S536として第2の4×4スケジューラ520に出力する。

[0028]

第2の4×4スケジューラ520は外部から入力される割当済み出力ポート情報S505~S508と第1の4×4スケジューラから入力される割当済み入力ポート情報S533~S536とを参照し、未割当の入力ポート及び出力ポートに対して接続割当を行う。

[0029]

第2の4×4スケジューラ520は接続割当結果を、入力された割当済み出力ポート情報S505~S508と割当済み入力ポート情報S533~S536とに反映させ、新たな割当済み出力ポート情報S521~S524を生成して外部に出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S537~S540として第3の4×4スケジューラ530に出力する。

[0030]

第3の4×4スケジューラ530は外部から入力される割当済み出力ポート情報S509~S512と第2の4×4スケジューラ520から入力される割当済み入力ポート情報S537~S540とを参照し、未割当の入力ポート及び出力ポートに対して接続割当を行う。

[0031]

第3の4×4スケジューラ530は接続割当結果を、入力された割当済み出力ポート情報S509~S512と割当済み入力ポート情報S537~S540とに反映させ、新たな割当済み出力ポート情報S525~S528を生成して外部に出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S541~S544として第4の4×4スケジューラ540に出力する。

[0032]

第4の4×4スケジューラ540は外部から入力される割当済み出力ポート情

報S513~S516と第3の4×4スケジューラ530から入力される割当済 み入力ポート情報S541~S544とを参照し、未割当の入力ポート及び出力 ポートに対して接続割当を行う。

[0033]

第4の4×4スケジューラ540は接続割当結果を、入力された割当済み出力ポート情報S513~S516に反映させ、新たな割当済み出力ポート情報S529~S532を生成して外部に出力する。

[0034]

図4は本発明の一実施例における第一の動作モードでのポート数拡張時の論理 的構成を示すブロック図である。図4においては第一の動作モードでポート数を 拡張する場合の論理的構成を示している。尚、図4において、スケジューラ91 0,920,930,940は図3に示すスケジューラ500に相当する。

[0035]

スケジューラ910は入力ポート#1~#4からの接続割当要求に対する接続割当を行い、スケジューラ920は入力ポート#5~#8からの接続割当要求に対する接続割当を行い、スケジューラ930は入力ポート#9~#12からの接続割当要求に対する接続割当を行い、スケジューラ940は入力ポート#13~#16からの接続割当要求に対する接続割当を行う。

[0036]

本実施例においてはポート数を拡張するために各スケジューラ910,920,930,940をパイプライン接続して処理を行い、またスイッチの転送性能を落とさないように並列処理を行う。

[0037]

図5は図4の各スケジューラ910,920,930,940の動作を示す図である。図5はFramed-RRGS(Framed Round Robin Greedy Scheduling)の動作を示している。これら図4及び図5を参照して本発明の一実施例における第一の動作モードでのポート数拡張時の動作について説明する。

[0038]

図4に示す拡張構成は4×16スケジューラを4個パイプライン接続することによって、16×16スケジューラを構成する方法を示している。この場合、それぞれのスケジューラ910,920,930,940が4×16分のスケジューリングを行う時間を1タイムスロット(TS)と定義する。

[0039]

1 T S は本スケジューラ910,920,930,940とクロスポイントスイッチ(図示せず)とから構成されるスイッチ部(図示せず)と、複数の入力インタフェース部(図示せず)と、複数の出力インタフェース部(図示せず)とから構成される通信装置において、入力インタフェース部からクロスポイントスイッチを経由して出力インタフェース部にデータを転送する時間と等しいか、それ以下である。

[0040]

図5を見ると、TS5に転送するデータのスケジューリングは、最初にTS1でスケジューラ910が行い、順にTS2でスケジューラ920が、TS3でスケジューラ930が、TS4でスケジューラ940がそれぞれ行うことによって完結する。

[0041]

同様に、TS6に転送するデータのスケジューリングは、最初にTS1でスケジューラ940が行い、順にTS2でスケジューラ910が、TS3でスケジューラ920が、TS4でスケジューラ930がそれぞれ行う。以下、同様にしてスケジューリングが行われる。

[0042]

TS1に着目すると、スケジューラ910はTS5のスケジューリングを行い、スケジューラ920はTS8のスケジューリングを行い、スケジューラ930はTS7のスケジューリングを行い、スケジューラ940はTS6のスケジューリングを行っている。

[0043]

他のタイムスロットでも同様に、各スケジューラが異なるタイムスロットのスケジューリングを並行して行っていることが分かる。4TS時間をかけて、次の

フレームの4 T S に転送するデータのスケジューリングを行っていることから、 1回のデータ転送のスケジューリングを1 T Sで行っていることと同等の性能と なる。

# [0044]

このFramed-RRGSの動作は一例であり、RRGSのアルゴリズムも適用可能である。この動作については、例えば電子情報通信学会技術研究報告(SSE99-121:1999.12.16)に記載されている。

#### [0045]

上記の例では4×4スケジューラとして使用する場合、4×16スケジューラを1個使用し、出力ポート#1~#4宛の接続割当要求のみ入力するようにすればよい。これは出力ポート#5~#16宛の接続割当要求をを入力しなければ、接続割当が行われないからである。

#### [0046]

また、8×8スケジューラを構成する場合には、4×16スケジューラを2個パイプライン接続し、出力ポート#1~#8宛の接続割当要求のみ入力するようにすればよい。同様に、12×12のスケジューラを構成する場合も3個の4×16スケジューラをパイプライン接続すればよい。

#### [0047]

図6は本発明の一実施例における第二の動作モードの論理的構成を示すブロック図である。図6においては本発明の一実施例での第一の動作モードとして、選択回路521~524,531~534,541~544が前段のスケジューラからの割当済み出力ポート情報を選択した場合の論理的構成を示している。

#### [0048]

第1の4×4スケジューラ510は初段のスケジューラであるため、入力される割当済み出力ポート情報S30には必ず"0"を入力することになる。したがって、他の第2~第4の4×4スケジューラ520,530,540と同様に、第1の4×4スケジューラ510に入力される割当済み出力ポート情報にも選択回路を設け、第二の動作モードとして使用する場合に4×16スケジューラ500の内部で固定的に"0"を与える構成としてもよい。

[0049]

第1~第4の4×4スケジューラ510,520,530,540各々は出力ポート#1~#4宛の接続割当を行うが、各スケジューラが扱う優先クラスが異なる。

[0050]

第1の4×4スケジューラ510は最優先クラスの接続割当要求に対する接続 割当を行い、第2の4×4スケジューラ520は第2優先クラスの接続割当要求 に対する接続割当を行い、第3の4×4スケジューラ530は第3優先クラスの 接続割当要求に対する接続割当を行い、第4の4×4スケジューラ540は最低 優先クラスの接続割当要求に対する接続割当を行う。

[0051]

第1の4×4スケジューラ510は外部から入力される割当済み出力ポート情報S501~S504を参照し、未割当の出力ポートに対する接続割当を行う。第1の4×4スケジューラ510は接続割当結果を、入力された割当済み出力ポート情報S501~S504に反映させ、新たな割当済み出力ポート情報S545~S548を生成して出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S533~S536として第2の4×4スケジューラ520に出力する。

[0052]

第2の4×4スケジューラ520は第1の4×4スケジューラ510から入力される割当済み出力ポート情報S545~S548と割当済み入力ポート情報S533~S536とを参照し、未割当の入力ポート及び出力ポートに対して接続割当を行う。第2の4×4スケジューラ520は接続割当結果を、入力された割当済み出力ポート情報S545~S548と割当済み入力ポート情報S533~S536とに反映させ、新たな割当済み出力ポート情報S549~S552を生成して出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S537~S540として第3の4×4スケジューラ530に出力する。

[0053]

第3の4×4スケジューラ530は第2の4×4スケジューラ520から入力される割当済み出力ポート情報S549~S552と割当済み入力ポート情報S537~S540とを参照し、未割当の入力ポート及び出力ポートに対して接続割当を行う。第3の4×4スケジューラ530は接続割当結果を、入力された割当済み出力ポート情報S549~S552と割当済み入力ポート情報S537~S540とに反映させ、新たな割当済み出力ポート情報S553~S556を生成して出力するとともに、接続割当が行われた入力ポートの情報を割当済み入力ポート情報S541~S544として第4の4×4スケジューラ540に出力する。

#### [0054]

第4の4×4スケジューラ540は第3の4×4スケジューラ530から入力される割当済み出力ポート情報S553~S556と割当済み入力ポート情報S541~S544とを参照し、未割当の入力ポート及び出力ポートに対して接続割当を行う。第4の4×4スケジューラ540は接続割当結果を、入力された割当済み出力ポート情報S553~S556に反映させ、新たな割当済み出力ポート情報S529~S532を生成して外部に出力する。

#### [0055]

図7は本発明の一実施例における第一の動作モードの動作を説明する図であり、図8は本発明の一実施例における第二の動作モードの動作を説明する図である。これら図7及び図8を参照して本発明の一実施例における各動作モードの動作について説明する。

#### [0056]

図7において、入力ポート数4、出力ポート数16のスケジューラに入力される接続割当要求は4×16のマトリクスで表現される。縦軸が入力ポート、横軸が出力ポートであり、入力ポートs、出力ポートdの要素が"1"であれば、入力ポートsから出力ポートdへの接続割当要求があることを意味する。各スケジューラ510~540は4×4であるため、4×16マトリクスを出力ポート4個単位に4分割し、それぞれのスケジューラ510~540には4×4の接続割当要求マトリクスで入力する。

[0057]

また、出力される接続割当結果のマトリクスも同様に定義し、要素が1となっている場所が接続割当がなされた入力ポート・出力ポートの組を表す。以下、(s, d)と記述した場合、入力ポートs、出力ポートdに対応するものとする。

[0058]

スケジューラ 5 1 0 では入力ポート、出力ポートとも割当済のポートは存在しないため、入力された接続割当要求 R 2 1 が変更されることなく、スケジューラ 5 1 0 に入力され、G 2 1 に示す接続割当がなされたとする。尚、スケジューラ 5 1 0 では任意のスケジューリングアルゴリズムを採用することができる。

[0059]

スケジューラ510で得られる接続割当は(1,3)であるため、割当済入力ポート情報S21の入力ポート#1に"1"をセットし、割当済み出力ポート情報S41の出力ポート#3に"1"をセットして出力する。

[0060]

スケジューラ520では入力された割当済み入力ポート情報S21と割当済み 出力ポート情報S32とから、入力ポート#1と出力ポート#7とが割当済みで あると判断し、対応するポートの接続割当要求をマスクし、残った接続割当要求 の割当を行う(G22)。

[0061]

スケジューラ520に入力される接続割当要求R22のマトリクスにおいて太線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ520で得られる接続割当は(4,5)であるため、入力された割当済み入力ポート情報S21にこの割当結果を反映し、入力ポート#4に"1"を追加セットして割当済み入力ポート情報S22として出力するとともに、また割当済み出力ポート情報S42の出力ポート#5に"1"をセットして出力する。

[0062]

スケジューラ530では入力された割当済み入力ポート情報S22と割当済み 出力ポート情報S33とから、入力ポート#1, #4が割当済みであると判断し 、対応するポートの接続割当要求をマスクし、残った接続割当要求の割当を行う (G23).

[0063]

スケジューラ530に入力される接続割当要求R23のマトリクスにおいて太線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ530で得られる接続割当は(2,9)であるため、入力された割当済み入力ポート情報S22にこの割当結果を反映し、入力ポート#2に"1"を追加セットして割当済み入力ポート情報S23として出力するとともに、また割当済み出力ポート情報S42の出力ポート#9に"1"をセットして出力する。

[0064]

スケジューラ540では入力された割当済み入力ポート情報S23と割当済み出力ポート情報S34とから、入力ポート#1, #2, #4と出力ポート#13とが割当済みであると判断し、対応するポートの接続割当要求をマスクし、残った接続割当要求の割当を行う(G24)。

[0065]

スケジューラ 5 4 0 に入力される接続割当要求R 2 4 のマトリクスにおいて太 線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ 5 4 0 で得 られる接続割当は(3, 1 4)であるため、割当済み出力ポート情報 S 4 2 の出 力ポート # 5 に "1"をセットして出力する。また、スケジューラ 5 4 0 は最終 段なので割当済み入力ポート情報の出力はない。

[0066]

図8において、優先度の異なる4つのサービスクラスが存在し、各優先クラスの接続割当要求は4×4のマトリクスで表現される。接続割当要求及び接続割当結果のマトリクスの定義は第一の動作モードでの説明と同様である。最優先クラス、第2優先クラス、第3優先クラス、最低優先クラスの接続割当要求がそれぞれスケジューラ510,520,530,540に入力される。

[0067]

スケジューラ510より優先度の高いスケジューラはないため、スケジューラ510に入力される割当済出力ポート情報S31にはすべて"0"が入力されている。スケジューラ510においては入力ポート、出力ポートとも割当済みのポ

ートは存在しないため、入力された割当要求R21が変更されることなく、スケジューラ510に入力され、G21に示す接続割当がなされたとする。

[0068]

スケジューラ510で得られる接続割当は(1,3)であるため、割当済入力ポート情報S21の入力ポート#1に"1"をセットし、割当済み出力ポート情報S41の出力ポート#3に"1"をセットして出力する。

[0069]

スケジューラ520では入力された割当済み入力ポート情報S21と割当済み 出力ポート情報S41とから、入力ポート#1と出力ポート#3とが割当済みで あると判断し、対応するポートの接続割当要求をマスクし、残った接続割当要求 の割当を行う(G22)。

[0070]

スケジューラ520に入力される接続割当要求R22のマトリクスにおいて太線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ520で得られる接続割当は(4,1)であるため、入力された割当済み入力ポート情報S21にこの割当結果を反映し、入力ポート#4に"1"を追加セットして割当済み入力ポート情報S22として出力するとともに、また入力された割当済み出力ポート情報S41にも割当結果を反映させ、割当済み出力ポート情報S42の出力ポート#1に"1"をセットして出力する。

[0071]

スケジューラ530では入力された割当済み入力ポート情報S22と割当済み 出力ポート情報S42とから、入力ポート#1, #4と出力ポート#1, #3と が割当済みであると判断し、対応するポートの接続割当要求をマスクし、残った 接続割当要求の割当を行う(G22)。

[0072]

スケジューラ530に入力される接続割当要求R23のマトリクスにおいて太 線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ530で得 られる接続割当は(2,4)であるため、入力された割当済み入力ポート情報S 22にこの割当結果を反映し、入力ポート#2に"1"を追加セットして割当済 み入力ポート情報S23として出力するとともに、また入力された割当済み出力ポート情報S42にも割当結果を反映させ、割当済み出力ポート情報S43の出力ポート#4に"1"をセットして出力する。

[0073]

スケジューラ540では入力された割当済み入力ポート情報S23と割当済み 出力ポート情報S34とから、入力ポート#1, #2, #4と出力ポート#1, #3, #4とが割当済みであると判断し、対応するポートの接続割当要求をマス クし、残った接続割当要求の割当を行う(G24)。

[0074]

スケジューラ540に入力される接続割当要求R24のマトリクスにおいて太線枠で囲んだ部分がマスクされる接続割当要求である。スケジューラ540で得られる接続割当は(3,2)であるため、入力された割当済み出力ポート情報S43に割当結果を反映させ、割当済み出力ポート情報S44の出力ポート#2に"1"をセットして出力する。スケジューラ540は最終段なので割当済み入力ポート情報の出力はない。

[0075]

スケジューラ 5 1 0 は最初に接続割当を行うので、このスケジューラ 5 1 0 に 入力される最優先クラスの接続割当要求は、第 2 優先以下のクラスの接続割当要 求の状態に関わらず、優先的に割当が行われる。

[0076]

次に、第2優先クラスの接続割当要求は最優先クラスの接続割当が行われた後に割当を行うため、最優先クラスと第2優先クラスとで同じポートに対する接続割当要求があると、そのポートに対する割当は行えない。しかしながら、最優先クラスの割当後に未割当として残っているポートに対しては、第3優先クラス及び最低優先クラスよりも先に割当を行うことができる。このように、上位の優先クラスから順に接続割当を行うことで、より上位のクラスの割当機会が大きくなる。

[0077]

このように、外部から入力される割当済み出力ポート情報を、各スケジューラ

510,520,530,540に入力するように選択回路を制御すると、ポート数拡張性をもったスケジューラとして使用することができ、また前段のスケジューラから出力される割当済み出力ポート情報を次段のスケジューラに入力するように選択回路を制御すると、複数の優先クラスに対応したスケジューラとして使用できる。

#### [0078]

また、本発明の第一の動作モードは、図3を参照すると、出力ポート#1~#4が他の出力ポートに比べて優先的に割り当てが行われることになる。ここで、特願平11-282358号に記載の「スケジューラ」の発明を組合わせることによって、4×16スケジューラを構成する各4×4スケジューラ間での接続割当の公平性が確保できる。

#### [0079]

すなわち、図3において、4×16スケジューラ500を構成する4つの4×4スケジューラ510,520,530,540はそれぞれ固定的に、4×4スケジューラ510は出力ポート#1~#4、4×4スケジューラ520は出力ポート#5~#8、4×4スケジューラ530は出力ポート#9~#12、4×4スケジューラ540は出力ポート#13~#16のスケジューリングを行っている。このため、出力ポート#1~#4への接続割当要求が最も優先的に割当が行われることになり、ポート間の割当機会が不公平となっている。

#### [0080]

この不公平を解消するためには、上記の「スケジューラ」の発明にて提案されている「グループシャッフル」という方法が有効である。グループシャッフルは各4×4スケジューラ510,520,530,540が扱うポートをそれぞれグループとして、図5に示すフレーム毎に入替えるという方法である。この入替えによって、処理される出力ポートの優先度がフレーム毎に異なることになり、出力ポート間の割当機会を公平にすることができる。

#### [0081]

各4×4スケジューラ510,520,530,540内の4つの入力ポート 及び4つの出力ポート間の公平性については、4×4スケジューラ510,52 0,530,540が適用しているアルゴリズムに依存する。適用しているアルゴリズムがポート間の公平性を保証しているものであれば問題ないが、公平でない場合には各4×4スケジューラ510,520,530,540内で入力ポート間の入替え及び出力ポート間の入替えを行うことで、ポート間の割当機会を公平にすることができる。

#### [0082]

また、本発明の一実施例における第二の動作モードでは4×4スケジューラ510が最優先の接続割当要求を処理し、4×4スケジューラ520が第2優先の接続割当要求を処理し、4×4スケジューラ530が第3優先の接続割当要求を処理し、4×4スケジューラ540が最低優先の接続割当要求を処理している。つまり、最優先の接続割当要求から順に割当を行うことで優先制御を行っているため、4つの4×4スケジューラ510,520,530,540で扱う接続割当要求の順序を入替えることはできない。

#### [0083]

尚、図1~図4及び図6では割当済み入力ポート情報及び割当済み出力ポート情報のみを記載しているが、入力インタフェース部からの接続割当要求も合わせて入力されており、また接続割当結果は入力インタフェース部に返送している。図7及び図8には接続割当要求及び接続割当結果の様子を記載している。

#### [0084]

一方、図4に示すようなパイプライン構成をとる場合には、特願平11-355382号に記載の「パケットスイッチ及びパケットスイッチング方法」の発明を組合わせることによって、各スケジューラ間で接続割当の公平性を保証することが可能となる。

#### [0085]

すなわち、図4に示す拡張構成を採用した場合、複数の4×16スケジューラ間で不公平が発生する。図5において、スケジューラ910とスケジューラ920とに着目すると、あるTSに対するスケジューリング順序として、スケジューラ910がスケジューラ920よりも先に割当を行うのは4回に3回の割合であり、スケジューラ910が扱う入力ポート#1~#4が要求した接続割当要求の

方が、スケジューラ920が扱う入力ポート#5~#8が要求した接続割当要求よりも優先的に扱われる確率が大きい。

#### [0086]

他の組合わせでも同様であるが、例外は、スケジューラ910及びスケジューラ930のように等間隔で配置されている組合わせのみが公平である。この問題は2つのスケジューラ間だけでなく、3つのスケジューラ間でも同様の不公平が存在する。

### [0087]

この不公平は各スケジューラ910,920,930,940の接続順序が固定であることに起因する。そこで、接続順序を動的に変更することによって、この不公平を解消する。

#### [0088]

4×16スケジューラが物理的に異なる回路 [FPGA (Field Programmable Gate Array), ASIC (Application Specific IC)等]に分割されている場合には上記の「スケジューラ」で行ったようなポートの入替えを行うことができない。これは固定的な配線によって各回路に入力されるポートが固定になるからである。

#### [0089]

接続順序は割当済み出力ポートの接続先で決まるので、この割当済み出力ポート情報の接続先を変更する。具体的には、図4に示す構成に加えて、4×4スイッチを用意する。割当済み出力ポート情報を直接次のスケジューラに転送するのではなく、全ての割当済み出力ポート情報を4×4スイッチを経由して転送する

#### [0090]

4×4スイッチは、図5に示すフレーム毎に接続先を切替えて出力することによって、4×16スケジューラ910,920,930,940間の割当処理順序を変更する。これによって、入力ポート間の公平性が保証できる。すなわち、上記の「パケットスイッチ及びパケットスイッチング方法」の発明の方法を採用することで、上述したような4×16スケジューラ910,920,930,9

40の入力ポート間の公平性を保証することができる。

[0091]

このように、N×kMスケジューラをk個の機能ブロック(N×Mスケジューラ)から構成し、それぞれのN×Mスケジューラに入力される割当済み出力ポート情報をN×kMスケジューラの外部から入力される情報と、N×kMスケジューラ内の前段のN×Mスケジューラからの情報とを設定によって切替えることで、ポート数の拡張性が要求されるルータと複数のクラス間での優先制御が要求されるルータとの双方に対応することができ、汎用的なスケジューラを実現することができる。

[0092]

#### 【発明の効果】

以上説明したように本発明によれば、N個(Nは正の整数)の入力インタフェース部とkM(Mは正の整数、kは2以上の整数)個の出力インタフェース部間のデータ転送を調停するN×kMスケジューラからなるマルチモードスケジューラにおいて、N×kMスケジューラを構成するk個のN×Mスケジューラと、N×kMスケジューラの外部から入力される情報と前段のN×Mスケジューラからの情報とを切替えてN×Mスケジューラに割当済み出力ポート情報として入力するk-1個の選択手段とを配置し、k-1個の選択手段の切替動作によってkN×kMまでのスケジューラと優先クラスk個のN×Mスケジューラとの2種類の動作を設定自在に構成することによって、ポート数の拡張性が要求されるルータと複数のクラス間での優先制御が要求されるルータとの双方に対応することができ、汎用的なスケジューラを実現することができるという効果がある。

#### 【図面の簡単な説明】

#### 【図1】

本発明の実施の形態によるマルチモードスケジューラの構成を示すブロック図 である。

#### 【図2】

本発明の一実施例によるマルチモードスケジューラの構成を示すブロック図である。

【図3】

本発明の一実施例における第一の動作モードの論理的構成を示すブロック図である。

【図4】

本発明の一実施例における第一の動作モードでのポート数拡張時の論理的構成を示すブロック図である。

【図5】

図4の各スケジューラの動作を示す図である。

【図6】

本発明の一実施例における第二の動作モードの論理的構成を示すブロック図である。

【図7】

本発明の一実施例における第一の動作モードの動作を説明する図である。

【図8】

本発明の一実施例における第二の動作モードの動作を説明する図である。

【符号の説明】

100 NXkMスケジューラ

110~1k0 N×Mスケジューラ

 $1 \ 2 \ 1 \sim 1 \ 2 \ M$ ,  $1 \ k \ 1 \sim 1 \ k \ M$ ,

 $521 \sim 524$ ,  $531 \sim 534$ ,

541~544 選択回路

500 4×16スケジューラ


510, 520, 530, 540 4×4スケジューラ

910, 920, 930, 940 4×16スケジューラ


【書類名】

図面


# 【図1】



【図2】




【図3】



【図4】


割当済み出力ポート情報




【図5】

									L
	910		920		930		940		T 1 9
	940		910		920		930		T 1 1
	930		940		910		920		£
T16	920	T 15	930	T14	940	T13	910		Ç
	910		920		930		9 4 0		c E
	940		910		920		930		5
	930		940		910		920		6
T12	920	T11	930	T10	940	T 9	910		ı.
	910		920		930		940		ť
	940		910		920		930		6
	930		940		910		920		Ę
T 8	920	T 7	930	T 6	940	T 5	910	-	,
	7.1	0 930 940 910 920 930 940 910 920 930 940 91	0 930 940 910 920 930 940 910 920 930 940 91 T11	0 930 940 910 920 930 940 910 920 930 940 91 0 940 910 920 930 940 910 920 930 940 920	0 930 940 910 920 930 940 910 920 930 940 91 0 940 910 920 930 940 910 920 930 940 920 920 920 920 920 920 920 920 920 92	0 930 940 910 920 930 940 910 920 930 940 91 0 940 910 920 930 940 910 920 930 940 920 93 0 940 910 920 930 940 910 920 930 940 910 920 93	0 930 940 910 920 930 940 910 920 930 940 91 0 940 910 920 930 940 910 920 930 940 910 92 0 940 910 920 930 940 910 920 930 940 910 920 0 910 920 930 940 910 920 930 940 910 920 93	0 930 940 910 920 930 940 910 920 930 940 910 0 920 0 930 0 940 910 0 940 0 910 0 920 0 930 0 940 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 910 0 920 0 930 0 940 0 940	0 930 940 910 920 930 940 910 920 930 940 91 0 940 910 920 930 940 910 920 930 940 910 92 0 910 920 930 940 910 920 930 940 910 920 93 0 920 930 940 910 920 930 940 910 920 930 0 920 930 940 910 920 930 940 910 920 930


【図6】



【図7】



【図8】



8

【書類名】 要約書

【要約】

【課題】 ポート数の拡張性が要求されるルータと複数のクラス間での優先制御が要求されるルータとの双方に対応可能とし、汎用的なスケジューラを実現可能なマルチモードスケジューラを提供する。

【解決手段】 全ての選択回路121~12M, ……, 1k1~1kMは図示せぬ外部から設定された1つの選択制御信号によって、外部からの割当済み出力ポート情報と前段のN×Mスケジューラ110, ……, 1(k-1)0が出力する割当済み出力ポート情報とのどちらか一方を選択する。外部からの割当済み出力ポート情報を選択する場合には、全ての選択回路121~12M, ……, 1k1~1kMが外部からの割当済み出力ポート情報を選択する。

【選択図】 図1

# 出願人履歴情報

識別番号

[000004237]

1. 変更年月日

1990年 8月29日

[変更理由]

新規登録

住 所

東京都港区芝五丁目7番1号

氏 名

日本電気株式会社